Чтение онлайн

Демонстрационная версия PSpice содержит модели для двух типов n-канальных полевых транзисторов (JFET) в библиотеке EVAL.LIB. Получим необходимый набор выходных характеристик для транзистора J2N3819. Входной файл для анализа схемы рис. 11.1 содержит следующие команды:

Рис. 11.1. Схема для снятия характеристик полевых транзисторов JFET

Вложенный цикл команды .DC позволяет получить пять характеристик при целочисленных значениях VGS от 0 до -4 В. 

Однако после выполнения анализа вы обнаружите только четыре характеристики (рис. 11.2). Так как верхний график соответствует V

=0 В, остальные соответствуют значения VGS в -1, -2 и -3 В, а характеристика для VGS=– 4 В отсутствует, так как при этом VGS лежит ниже значения отсечки. Очевидно, отсечка происходит при значении -3 В. Зная диапазон рабочих значений VGS и соответствующий ему диапазон токов ID, мы можем теперь разработать схему смещения для этого транзистора.

Рис. 11.2. Выходные характеристики транзисторов JFET

При получении входных характеристик величина VGS используется во внешнем цикле команды .DC в качестве основной переменной, откладываемой по оси X. Значения VDD изменяются от от 2 до 10 В с шагом в 4 В, создавая три характеристики. Нижняя характеристика соответствует VDD=2 В. Для последующего использования полезно маркировать характеристики. Входной файл для анализа

Характеристики с соответствующими метками показаны на рис. 11.3.

Рис. 11.3. Входные характеристики транзисторов JFET

Библиотека рабочей версии содержит только n-канальные JFET. Если вам необходим p-канальный JFET, то вы может вставить команду .MODEL во входной файл или изменить библиотеку EVAL.LIB, чтобы включить одно или большее количество таких устройств. Ввод модели для J2N3819 осуществляется следующим образом:

Обратите внимание, что для порогового напряжения задано значение Vt0=-3 В. Когда используется р-канальный JFET, модель должна быть PJF (а не NJF) и должно использоваться положительное значение Vt0.

Схема с автоматическим смещением приведена на рис. 11.4. Во встроенной модели для n-канального JFET значения, заданные по умолчанию для ряда параметров, изменены. Новые значения показаны в следующем входном файле: 

 

Рис. 11.4. Схема с автоматическим смещением транзистора JFET

Выходной файл приведен на рис. 11.5. Чтобы посмотреть, совпадают ли результаты стандартного схемотехнического расчета и анализа на PSpice, необходимо найти значение IDSS. Выполните анализ, подобный показанному на рис. 11.2, и убедитесь, что для этого JFET IDSS=1,78 мА. Сравните ваши результаты с рис. 11.6. Воспользовавшись этим значением, найдем

Рис. 11.5. Выходной файл с результатами анализа схемы на рис. 11.4

Рис. 11.6 Выходные характеристики схемы на рис. 11.4

Используем теперь значение IDSS, полученное в PSpice, чтобы найти VGSS. В следующем уравнении IDSS представляет собой ток стока при насыщении: